Услуги

Программа микро-семинаров 13-15 апреля 2009 г.

Место проведения:
Выставка "Экспо-Электроника", Москва, Крокус-Экспо.
Стенд компании  — B34.
Оформить именной пригласительный билет на выставку >

Схема выставки >

13 апреля
 
13.00 -13.30
Проектирование для производства (DFM, DFA)

14.00 -14.30
Проектирование многослойных печатных плат высокой сложности

15.00 -15.30
Введение в цифровую технологию граничного сканирования (JTAG, IEEE 1149.1)
(совместно с компанией StarTest)

16.00 -16.30
Введение в САПР печатных плат Cadence Allegro

17.00 -17.30
Связь между ORCAD, Allegro и SPECTRA в пакете САПР Cadence PCB design studio

14 апреля
 
11.00 -11.30
Проектирование многослойных печатных плат высокой сложности

12.00 -12.30
Проектирование гибких и гибко-жестких многослойных печатных плат

13.00 -13.30
Введение в САПР печатных плат Cadence Allegro
 
14.00 -14.30
Связь между ORCAD, Allegro и SPECTRA в пакете САПР Cadence PCB design studio

15.00 -15.30
Тесты граничного сканирования (JTAG)
(совместно с компанией StarTest)
 
15 апреля
 
11.00 -11.30
Проектирование многослойныx печатных плат с BGA
 
12.00 -12.30
Проектирование гибких и гибко-жестких многослойных печатных плат

13.00 -13.30
Введение во внутрисхемное тестирование (ICT)
(совместно с компанией StarTest)

14.00 -14.30
Введение в тестопригодное проектирование (DFT)
(совместно с компанией StarTest)

15.00 -15.30
Тестопригодность и ее экономические аспекты
(совместно с компанией StarTest)

На протяжении всех дней выставки будут также проводиться встречи в формате «Вопросы-ответы» по основам технологии граничного сканирования (JTAG) и тестопригодного проектирования (DFT)

Схема расположения нашего стенда (B34)

Стенд PCB technology (B34) на выставке ЭкспоЭлектроника 2009

Google
Rambler's Top100 Поиск электронных компонентов