Услуги

Проектирование печатных плат с DDR. Проектирование цифро-аналоговых плат

Предлагаем вашему вниманию двухдневный платный семинар для наших клиентов, который пройдет:

Внимание!!! Семинар в С.Петербурге проходит в основном корпусе гостиницы Октябрьская,

Лиговский пр. 10, вход со стороны Лиговского проспекта под козырьком с зелеными флагами,

синий зал на 5 этаже, раздеться надо в гардеробе на 1 этаже!!

 


30 ноября и 1 декабря в С.-Петербурге, гостиница Октябрьская (пл.Восстания, Московский вокзал),
и 2-3 декабря в Москве, Альфа-Отель Измайлово.
Предварительная регистрация обязательна, количество мест ограничено. Убедитесь в получении подтверждения об участии!
Время проведения 10:00-17:30, начало регистрации - с 9:30, обед с 13:30 до 14:30.
Для желающих 4 декабря будет организовано посещение монтажного производства.

Семинар посвящен вопросам проектирования и моделирования сложных цифровых и цифро-аналоговых плат. Если вы разрабатываете печатные платы с DDR-памятью, скоростными цифровыми интерфейсами, высоко-потребляющими микросхемами, или прецизионными АЦП, ЦАП и ОУ, этот семинар – для вас.


Первый день ориентирован на разработчиков печатных плат, которые столкнулись с необходимостью трассировки DDR2 / DDR3 / DDR4 и ПЛИС, и ищут методику и правила трассировки, для обеспечения максимального качества и скорости обмена.


Второй день ориентирован на схемотехников и разработчиков плат со скоростными каналами связи (PCIe, USB, Gigabit Ethernet, GTX и др.), а также аналоговых и аналогово-цифровых плат с высокими требованиями к качеству сигнала и стабильности схемы.


•    Как удостовериться, что ваш проект будет работать не только в «комнатных» условиях, но и в расширенном температурном диапазоне?
•    Как учесть возможный разброс номиналов и других параметров компонентов?
•    Какую топологическую архитектуру выбрать для ваших микросхем DDR, какие поставить согласующие резисторы, и где их расположить?
•    Как наиболее эффективно разместить фильтрующие конденсаторы по питанию, какие выбрать номиналы и количества?
•    Корректно ли проложены полигоны земли и питания, не будет ли «звона» в цепях питания при одновременном переключении сигналов?
•    Как можно быстро подобрать необходимые номиналы в аналоговой схеме для достижения нужных параметров, амплитудных или частотных характеристик?
•    Как найти наиболее нагруженные участки печатной платы или схемные компоненты, и как их «разгрузить» для обеспечения надежности устройства?


Обо всем этом будет рассказано на семинаре. Будут даны методологии проектирования и рекомендации по повышению качества ваших проектов. Будут приведены примеры печатных плат и рассмотрены ошибки и методы их обнаружения и исправления.
Ознакомьтесь, пожалуйста, с программой первого и второго дня ниже. Если вас заинтересовала тема, пожалуйста, незамедлительно пришлите заявку с указанием количества участников на 1-й и 2-й день. Количество мест в зале ограничено!


Регистрация на семинар ЗАКРЫТА.



Контакты:    SEMINAR@PCBSOFT.RU     8 (929) 504-46-758 (929) 504-46-75  Светлана 



ПРОГРАММА СЕМИНАРА (часть 1 – DDR-память)
30 ноября, понедельник, С.-Петербург, гостиница Октябрьская (пл.Восстания, Московский вокзал)
2 декабря, среда, Москва, Альфа-Отель Измайлово
10:00-17:30, с обедом и двумя кофе-брейками
Регистрация гостей с 9:30


Семинар для разработчиков скоростных печатных плат с DDR и схемотехников.
«Проектирование и моделирование печатных плат с DDR-памятью»

Докладчики:
Серджан Джорджевич, Cadence Design Systems
Джон Филлипс, Cadence Design Sytems
Анатолий Иванов, Cadence Design Sytems
Вадим Аверков, PCB SOFT
Александр Акулин, PCB technology

1    Методология проектирования плат с ПЛИС и DDR2 / DDR3 / DDR4
1.1    Рекомендации по параметрам и конструкциям печатных плат с BGA-корпусами ПЛИС и DDR. Параметры HDI-плат. Размеры площадок и отверстий.
1.2    Нюансы трассировки DDR. Как повысить реализуемость и скорость трассировки?
1.3    Фанаут. Микроотверстия. Свободные выводы BGA. Фильтрующие конденсаторы.
1.4    Обзор интерфейсов DDR2 / DDR3 / DDR4. Группы сигналов. Варианты топологий.
1.5    Техники размещения, фанаута и предварительной трассировки.
1.6    Электрические ограничения DDR. Правила трассировки DDR, задание ограничений.
1.7    Правила DDR в САПР P-CAD, Altium, Cadence.
1.8    Что такое матч-группа. Зачем нужно выравнивать длины цепей. Топология Fly-By.
1.9    Импеданс и структура слоев платы. Примеры типовых структур.
1.10    Настройки проекта и генерация комплексных цепей в САПР.
1.11    Автоматическая генерация электрических правил в проекте САПР. Наборы правил.
1.12    Контроль задержек по оси Z. Контроль задержек внутри микросхем.

2    Моделирование плат с ПЛИС и интерфейсами DDR2/3/4.
2.1    Взаимосвязь целостности сигналов и питаний на высокоскоростных платах.
2.2    Анализ системы питаний в частотной области. Устранение резонансов.
2.3    Подбор матрицы фильтрующих конденсаторов под ПЛИС и DDR.
2.4    Верификация топологии интерфейса DDR с помощью симуляции. Глазковая диаграмма. Проблемы одновременного переключения в шине.
2.5    Вопросы ЭМС, симуляция и спектр ЭМИ на печатном узле

3    Планирование и оптимизация раскладки выводов ПЛИС для упрощения и ускорения трассировки DDR и других шин.
3.1    Нюансы выбора ПЛИС для реализации проекта. Назначение выводов ПЛИС.
3.2    Создание схемы и трассировка. Взаимодействие схемотекника и конструктора.
3.3    Планирование трассировки ПЛИС. Визуализация проекта. Генерация схемы.
3.4    Оптимизация раскладки связей в редакторе печатных плат.
3.5    Методология построения сквозного интегрированного маршрута проектирования ПЛИС и печатной платы с ПЛИС и DDR-памятью.
3.6    Конкурентная оптимизация нескольких ПЛИС, взаимное расположение.
3.7    Визуализация и создание временных диаграмм ПЛИС, контроль фронтов для Xilinx и Altera на соответствие стандартизованным интерфейсам и протоколам.



ПРОГРАММА СЕМИНАРА (часть 2 – скоростные интерфейсы и PSPICE)
1 декабря, вторник, С.-Петербург, гостиница Октябрьская (пл.Восстания, Московский вокзал)
3 декабря, четверг, Москва, Альфа-Отель Измайлово
10:00-17:30, с обедом и двумя кофе-брейками
Регистрация гостей с 9:30

Семинар для схемотехников и разработчиков широкого профиля.
«Проектирование и моделирование цифровых плат со скоростными линками.
Проектирование и моделирование аналоговых и аналого-цифровых схем.»

1    Методология симуляции аналоговых и смешанных аналого-цифровых схем на основе PSPICE
1.1    Базовая симуляция аналоговых и аналого-цифровых схем. Примеры.
1.2    Ограничения различных симуляторов. В каких случаях нужна продвинутая симуляция? Как скопировать и промоделировать часть вашей реальной схемы?
1.3    Оптимизатор параметров схемы и номиналов компонентов, чувствительность схемы
1.4    Вычисление предполагаемого выхода годных на основе симуляции
1.5    Определение перегруженных компонентов, поиск области надежной работы схемы
1.6    Продвинутое моделирование (язык C для аналоговых и аналого-цифровых моделей)
1.7    Вопросы качества и доступности моделей компонентов. Зашифрованные модели.
1.8    Скрипты (язык TCL) и примеры автоматизации процесса моделирования.

2    Моделирование при разработке источников питания на печатной плате
2.1    Достаточно ли скопировать референс-дизайн для разработки собственного устройства, или нужно его проверить и оптимизировать? Что нужно проверять?
2.2    Анализ стабильности. Пример проекта DC-DC на печатной плате.
2.3    Переходная характеристика.

3    Моделирование целостности питаний и сигналов на печатных платах
с АЦП/ЦАП, со скоростными интерфейсами (с IBIS-моделями и без них).
3.1    Взаимосвязь между качеством системы питания, качеством трассировки и качеством скоростного интерфейса. Факторы, определяющие максимальную скорость передачи и количество ошибок в канале.
3.2    Методология анализа системы питания в многослойных платах.
3.3    Контроль падения напряжений, плотность тока, уровень шума и надежность схемы.
3.4    Методология подбора матрицы фильтрующих конденсаторов по питанию.
3.5    Скоростные цифровые сигналы, дифференциальные пары и возвратные токи.
3.6    Извлечение достоверных частотных параметров из топологии печатной платы в 3D.
3.7    Обеспечение высокой пропускной способности скоростных интерфейсов за счет моделирования целостности сигналов. Глазковая диаграмма. Диаграмма ошибок.
3.8    Анализ скоростного канала в частотной области и во временной области.
3.9    Дополнительные факторы, снижающие скорость в канале. Скин-эффект и шероховатость поверхности проводника. Регулярная волокнистая структура стеклотекстолита. Трапециевидность сечения трасс. Качество полигонов. Переходные отверстия в цепи возвратных токов.

4    Моделирование температурных режимов на печатной плате с мощными компонентами, ПЛИС, процессорами, с учетом радиаторов и обдува.
4.1    Вопросы определения физических свойств материалов электронного модуля и их зависимость от температуры.
4.2    Получение 3D-распределения температур на плате и компонентах
4.3    Интерпретация и использование результатов для оптимизации проекта

 

 

Google
Rambler's Top100 Поиск электронных компонентов